2018, Vol. 39
随着健康监测系统的发展趋势, 大量数据需要连续收集、存储、传输和处理以提取必要信息, 低功耗成为处理数据的先决条件[1].在传统的同步信号处理系统中, 为保证采样后信号的频谱形状不失真, 采样频率必须大于信号中最高频率成分的两倍.如果输入信号变化很慢或者很少变化时, 那么处理系统需要一个远大于其变化率的采样频率, 会造成能量的无谓消耗[2].与同步采样不同, 异步采样只在信号有足够大的变化时才会作处理, 信号的处理速度与信号的变化速度直接相关, 能量的利用效率更高.因此异步采样能够有效地解决能量损耗大和带宽资源日益紧张等问题, 尤其是在无线传感器网络和认知无线电网络等相关应用领域.
过电平采样模数转换器是一种典型的异步采样模数转换器, 对于无混叠信号处理是一种合适的选择, 由于其超低的功耗, 被广泛应用于稀疏信号的处理, 如心脏、脑电波监控或者压力、温度检测等系统中.对模数转换器进行建模并推导其SNR对电路设计有很大的指导意义, 可以帮助确定采样方式、比较器延时及计时器范围等参数.
在之前的文献中已经对过电平采样模数转换器进行了一定的研究, 例如:文献[2]提出以定时器的分辨率和比较器的延迟为主要误差源, 建立模型推导模数转换器的SNR.文献[3]深入研究了过电平采样模数转换器运行的主要误差的来源, 包含详细研究模式定时器操作, 将分辨率有限、精度有限的量化电平和比较器的延迟作为一个主要的误差源分析推导出了一个更准确的模型计算模数转换器的信噪比.文献[4]对现有的异步采样方式进行分析, 并通过减去比较器延时等方式有效提高了采样的信噪比.近年来, 过电平采样模数转换器在各方面得到了广泛应用, 如演讲[5]、超声波[6]、加速计[7]和生物医学[1]等方面.
本文主要研究异步采样模数转换器在操作过程中的主要误差源并建立了一个详细的模型.特别分析了有限时间精度、有限量化分辨率这两种主要误差源, 采用了一种新的减少采样时刻的最大量化误差的处理方式, 得到了精度更高的SNR公式.仿真表明, 可以给出一个精确度更高的计算模型来计算异步采样模数转换器的SNR.
1 异步采样模数转换器在这种异步采样方法中有2M-1个量化电平, 按照信号的输入范围均匀间隔, M为模数转换的位数或者称为分辨率.采样只有当输入信号跨越这些量化等级的时候发生, 当信号不活跃的时候不会有输入信号跨越等级的事件发生.这种采样方式, 采样率和信号的活跃程度成正比, 所以没有浪费能量在不需要的转换上, 存储和处理采样只用到少量的数据, 有效地提升了系统效率[8].
异步采样的时间间隔是不同的, 由输入信号的变化快慢决定, 信号变化越慢, 采样时间间隔就越长.为了用一个同步系统储存和传输这个不均匀采样的值并且能准确恢复信号, 除了记录信号的幅值之外, 还需要记录采样时间, 采样时间间隔可以被量化到使用有限位二进制数来表示[9].时间的记录可以用一个简单的时钟加上计数器实现, 或者用一个精确的时间数字转换模块实现.不规则采样的值和时间间隔可以用异步方式进行处理, 然后再用同步的方式进行存储和传输[4].
一个典型异步采样模数转换器结构中包括比较器、可逆计数器、数模转换器(DAC)、计时器等模块, 其中DAC产生需要的量化电平, 与输入信号不停地作比较, 有任何跨越电平事件发生意味着有一个比较器的输出发生变化, 激活pass信号, 使得计数器执行加1或减1操作, 产生输出值并改变量化电平的值.DAC输出值为采样信号值, 计时器输出值可计算异步采样模数转换器的两个采样点之间的时间间隔.
2 主要误差源建模在异步采样的过程中, 存在不理想因素会导致在某个采样时刻得到一个错误的采样电压.这些不理想因素可以分为两大部分:量化电平的有限分辨率和有限采样时刻的计算.限制量化电平分辨率的因素有很多, 其中最主要原因是模拟模块的非线性问题, 如热噪声、不匹配和比较器失调等.计算采样时刻的误差(te)主要受计时器分辨率的限制和比较器延时不规律的影响.假设计时器是一个周期为Tt的计数器, 在计时开始的时刻异步清零, 依靠latch的活动信号在采样结束的时刻把采样时间输出, 用reset信号复位计时器.这两个信号可以是同步的, 也可以是异步的.因此, 可能的计数器模式有4种.
第一种模式是latch和reset信号都执行同步操作, 时序图如图 1所示.当输入信号变化时, 跨过量化电平, pass信号从0变1, 延迟等于比较器的延时Tc, i, 然后立刻返回0.在pass的上升沿到来后, 下一个时钟的上升沿到来要延时dti, 计时器的值传给输出端, 同时计时器复位.在这种模式下, 上一个采样点到下一个采样点间的时间间隔差一个时钟周期Tt.这个误差发生在每次估算采样时刻, 其中有一个不变值, 可以认为是一个累积误差.为了避免这个误差, 在latch和reset信号到来之时, 给计数器置1而不是0.修正后, 第i次采样时间的误差可用式(1)表示, 其中dti的变化范围是[0, Tt], 则有
|
图 1 latch和reset同步时的时序图 Fig.1 Timing diagram of synchronously latch and reset |
|
(1) |
第二种模式是latch和reset都执行异步操作, 时序图如图 2所示.pass的上升沿到来时将计时器的值传输至输出端, 同时异步清零.与前一种模式相比, 在前一次采样结束和这一次采样开始没有区别, 但是其他操作过程不必等待时钟信号的到来.在这种模式下,
|
图 2 latch和reset异步时的时序图 Fig.2 Timing diagram of asynchronously latch and reset |
|
(2) |
第三种模式是latch执行异步操作, reset执行同步操作, 在pass信号的上升沿到来时输出计时器的值, 而计时器会在下一个时钟上升沿复位.时序图和第一种模式相似, 见图 1.因此, 采样时间误差和第一种模式相同.为了避免丢失数据, latch操作要与reset操作必须同时进行或在reset操作之前.所以, 不能出现第四种模式latch同步, reset异步的情况.图 3给出了三种可用的计时器模式.
|
图 3 三种计时器模式 Fig.3 Timer output for three modes of timer operation |
由图 3可知, 当latch和reset都是同步信号时, 若reset发生在时钟上升沿到来之后, 并且在这个时钟周期内又发生一次跨越电平事件, 则模数转换器在单个时钟周期内的输出值是第二次过电平的值, 这样第一次跨越电平事件的数据就会丢失.当latch为异步, reset为同步时, 如果第一次发生跨越电平事件后reset还没有清零, 第二次跨越电平已经到来, 那么第二次所记录的时间就不是两次采样之间的时间间隔, 这是错误的.这就要求计时器的周期必须选择得足够小, 否则会出现丢失数据问题.这样, 唯一可以正常工作的情况只有latch和reset信号都执行异步操作.
本文采用了一种优化计时器模式, latch为异步操作且不对计时器进行复位操作, latch到来时直接读取计时器数值, 时序图如图 4所示.计时器采用下降沿计时, 当latch信号到来且时钟信号为高电平时, 寄存器输出并执行加0.5操作, 当latch信号到来并且时钟信号为低电平时, 寄存器输出并执行减0.5操作, 在这种模式下te可以按式(1)或式(2)表示.
|
图 4 本文提出的latch异步操作时序图 Fig.4 Timing diagram of the proposed mode of asynchronously latch timer operation |
te表现为输入与输出时间上的差异, 但并不应该认为这是一个错误, 所以应该先减去一个te的平均值, 然后再来计算功率误差.所以式(1)，式(2)中的dt和Tc的均值和常量应该被减掉, 这样做会使得以上可用的几种操作方式都有一个统一的误差dt′+T′c.由此, SNR可用输入信号的功率P(Vin)和误差信号的功率P(δV)的比来表示:
|
(3) |
实际情况中这两者并不相关[3], 因此误差功率可以表示为
|
(4) |
其中:qa和qt分别代表电平量化时的不确定性和时间采样时的不确定性；E[x]代表变量x的均值.假设qa是在区间[-q/2, q/2]内均匀分布的, 那么E[(qa)2]=q2/12, 如果q的值为2Amax/2N, 其中N为量化分辨率, Amax为输入信号的最大幅度.则
|
(5) |
假设输入信号的斜率在一个采样周期内没有明显的变化, 这通常会满足一个精确采样的要求, 则输入信号斜率在采样点周围可以被假定为一个常量, qt可以表示为
|
(6) |
假设dt在[0, Tt/2]或[Tt/2, Tt]上是均匀分布的, 则dt′在[-Tt/4, Tt/4]上是均匀分布的, 所以E[(dt′)2]的值为Tt2/48.同样假设Tc′是随机变化的, 均匀分布在[-δTc/2, δTc/2]之间, 那么E[(T′c)2]的值为(δTc/2)2/12.所以, 对模数转换的SNR起作用的并不是比较器延时的值, 而是其延时的变化范围.由以上计算结果可知, SNR计算式为
|
(7) |
对于一个振幅最大为Amax, 输入频率最大值为fmax的有限带宽输入信号, 按照伯恩斯坦理论[8], 在极限情况下P(dVin/dt)可以用4π2Amax2fmax2来表示.式(7)表明, 异步采样模数转换器的SNR和物理位数无关, 而与量化电平分辨率、比较器延时的变化范围和时钟频率有关.更准确的量化电平、更快的计数器时钟频率、更稳定的比较器延时将会得到一个更高的SNR值.
本文采样时刻误差的最大值为Tt/2, 因此推导出的计算值E[(dt′)2]减少为采样时刻误差最大值为Tt时的四分之一.因为延时大小相对固定, 将其作为常量减掉, 这就意味着在规定的设计要求下, 能够采用的时钟频率可以减小到文献中提到的一半, 这将降低功耗和硬件复杂度.同时也意味着对于一个预估的最大计时值, 其计数器的位数减少一位, 可以降低更多的功耗和硬件复杂度.
3 对所提出的等式进行证明如果输入信号是一个正弦波, 其幅度为Ain, 频率为fin, 并且比较器的延时较小, 相对于时钟频率可以忽略不计, 那么SNR的计算式为
|
(8) |
对于正弦波信号输入时, 有Amax=Ain, Tt=1/ft.如果P(qt)远小于P(qa), 则异步采样模数转换器的精确度就取决于量化电平分辨率, 在这种情况下SNR计算式为
|
(9) |
式中，N为转成数字信号的位数.
如果P(qt)远大于P(qa), 那么异步采样模数转换器的精确度就取决于计时器的分辨率.在这种情况下, SNR计算式为
|
(10) |
如果P(qa)足够小, 则SNR的影响小于0.42 dB.为了证明本文提出的结论, 在Matlab Simulink中建模进行模拟仿真.采用一个简单的计数器作为计时器, 包含所提到的两种主要误差源.采用一个全摆幅1 Hz的正弦波作为输入信号.使用局部曲线拟合的方法进行精确估算，多项式插值法是最常用的插值方法之一，将相邻的不规则观察值拟合到多项式函数中，采用五阶多项式对应一个8位的模数转换器.
当用插值法计算SNR时, 模数转换器的转换精度主要受三个因素影响:第一个因素是插值的有限精度, 当量化分辨率和时钟频率固定时, 拟合多项式至少为2阶时才能达到最大的SNR; 第二个因素是量化电平分辨率；第三个因素是采样时刻的精度, 主要受计时器分辨率和比较器延时变化的影响.
图 5描述了量化电平分辨率与SNR之间的对应关系(假设仿真过程中比较器没有延时).由图可知, 式(8)与仿真结果拟合的曲线基本一致, 微小差别是插值的有限精度引起的, 仿真结果表明等式的正确性.当N较小时, P(qt)远小于P(qa), SNR主要取决于量化电平分辨率, 对于一个固定的ft, N每增加1会使SNR增加约6 dB, 直到受到采样时刻误差的限制, 由此可知等式(8)是正确的.
|
图 5 信噪比与量化电平分辨率的关系 Fig.5 SNR versus resolution of quantization levels |
图 6是N=10时的ft/fin和SNR的关系曲线.式(10)的曲线与仿真曲线趋势基本一致.图 6表明对于一个固定的量化电平分辨率, 当N较大时, 有P(qt)远小于P(qa), SNR主要取决于ft.当ft较小时, 增大ft, SNR会有明显增加, 存在一个ft使SNR达到最大值附近, 之后由于受到量化电平分辨率的影响, 再增加ft, SNR不会有明显变化, 由此可证明等式(10)的正确性.
|
图 6 ft/fin与信噪比的关系 Fig.6 SNR versus timer clock frequency |
1) 对异步采样模数转换器的采样时刻计算进行了详细研究, 提出了一个更为精确的方程来计算SNR的值.
2) 当对计时器进行适当的优化操作时, 可将计算采样时刻的最大误差降为Tt/2, 有效地提高了系统的SNR.对于固定的时钟频率, 当N较大时, P(qt)远大于P(qa), 此时的SNR达到62 dB左右.
| [1] |
Agarwal R, Sonkusale S.
Input-feature correlated asynchronous analog to information converter for ECG monitoring[J]. IEEE Transactions on Biomedical Circuits and Systems, 2011, 5(5): 459–467.
DOI:10.1109/TBCAS.2011.2116787 |
| [2] |
Akopyan F, Manohar R, Apsel A B. A level-crossing flash asynchronous analog-to digital converter[C]// Proceedings of the 12th IEEE International Symposium on Asynchronous Circuits and Systems. Grenoble, 2006: 12-22.
http://ieeexplore.ieee.org/xpls/icp.jsp?arnumber=1595684 |
| [3] |
Weltin W C, Tsividis Y. An event-driven alias-free ADC with signal-dependent resolution [C]// Symposium on VLSI Circuits (VLSIC). Honolulu, 2012: 28-29.
http://ieeexplore.ieee.org/xpls/icp.jsp?arnumber=6243773 |
| [4] |
Ravanshad N, Rezaee-Dehsorkh H, Lotfi R. Detailed study of the time estimation in level-crossing analog-to-digital converters [C]// Iranian Conference on Electrical Engineering. Mashhad, 2013: 1-6.
http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6599769 |
| [5] |
Kurchuk M, Tsividis Y.
Signal-dependent variable-resolution clockless A/D conversion with application to continuous-time digital signal processing[J]. IEEE Transactions on Circuits and Systems Ⅰ :Regular Papers, 2010, 57(5): 982–991.
DOI:10.1109/TCSI.2010.2043987 |
| [6] |
Kozmin K, Johansson J, Delsing J.
Level-crossing ADC performance evaluation toward ultrasound application[J]. IEEE Transactions on Circuits and Systems Ⅰ :Regular Papers, 2009, 56(8): 1708–1719.
DOI:10.1109/TCSI.2008.2010094 |
| [7] |
Trakimas M, Sonkusale S. A 0. 8 V asynchronous ADC for energy constrained sensing applications [C]// IEEE Custom Integrated Circuits Conference. San Jose, 2008: 173-176.
http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4672051 |
| [8] |
Schell B, Tsividis Y P.
A continuous-time ADC/DSP/DAC system with no clock and with activity-dependent power dissipation[J]. IEEE Journal of Solid-State Circuits, 2008, 43(11): 2472–2481.
DOI:10.1109/JSSC.2008.2005456 |
| [9] |
Li Y W, Shepard K L, Tsividis Y P. Continuous-time digital signal processors [C]// 11th IEEE International Symposium on Asynchronous Circuits and Systems. New York, 2005: 138-143.
http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=1402055&filter%3DAND(p_IS_Number%3A30440) |