2020, Vol. 41
在新能源并网发电工程中, 为了保证并网逆变器可以向电网输送高质量的电能, 并网逆变器的并网电流必须与接入的电网电压同步[1].锁相环(phase-locked loop, PLL)由于其简单化的结构及控制的便捷被广泛地应用于新能源并网发电系统的电网信号同步中.其中应用最广泛的是基于PI控制器的同步旋转坐标系的锁相环结构(synchronous rotating frame phase-locked loop, SRF-PLL)[2-3].在电网电压平衡、无谐波干扰时, SRF-PLL可以准确检测电网电压的频率和相位值, 跟踪基波正序电压分量, 实现电网信号同步.但当电压不平衡及含有谐波时, 负序电压分量和谐波分量会在锁相环路产生震荡误差, 影响锁相环对电网信号的检测结果[4].
为了消除故障工况下的锁相环检测误差, 文献[5-6]在锁相环结构中加入滤波器来消除谐波分量和负序分量对检测结果的影响.其中最为常见的滤波方法为滑动平均滤波(moving average filter, MAF)和延时信号消除(dealyed signal cancellation, DSC).但是配置单一结构滤波器需要较长的延时时间, 这会影响PLL系统的动态性能.文献[7-8]提出了一种基于多级联DSC滤波的锁相环结构, 通过将多个DSC模块级联, 并通过选择合适的延时系数来消除指定次数的谐波.但多级联结构增加了控制系统的复杂性和延时时间, 降低了响应速度, 且在电网相位跳变时存在着较大的相位检测误差.文献[9-10]提出了基于频率自适应的二阶广义积分器(second order generalized integrator, SOGI)的锁相环结构, 解决了由于引入频率反馈导致的系统动态性能降低的问题, 但没有考虑谐波及直流偏移对锁相结果的影响.文献[11]提出了基于改进DSC的锁相环结构, 有效克服系统带宽给直流偏移消除带来的影响, 但没有考虑电网电压频率变化导致DSC幅值和相位的变化.
综上所述, 为了实现故障工况下的电网信号同步, 满足并网发电系统快速、准确的要求, 本文提出一种基于级联滤波锁相环的电网信号同步方法.通过级联滤波结构增加系统滤波性能, 通过增加补偿结构来消除电网频率偏移的影响.在谐波污染、直流偏移及电网电压故障条件下, 本文提出的方法拥有更佳的滤波性能和更快的响应速度, 可以在1.5个电网周期内完成对频率、幅值、相位信号的无差估计, 拥有更低的频率相位超调, 通过仿真和实验验证了其正确性和有效性.
1 QTI-PLL结构及性能分析目前实现并网同步的SRF-PLL为2类型锁相环(线性化模型的开环传递函数在原点处有2个极点).同SRF-PLL相比, QT1-PLL在其锁相环路中只有一个积分单元, 因此QTI-PLL具有更高的稳定裕度, 其结构如图 1所示[12].
|
图 1 QT1-PLL结构图 Fig.1 Block diagram of QT1-PLL |
在电网电压定向情况下, 通过Park变换, 得到dq轴电压分量ud, uq, 经滤波器滤波后得到电压ud0, uq0.将变换后的q轴电压分量uq0与比例增益k相乘得到频率偏差Δω0, 与给定角频率ωff相加得到锁相环输出的角频率ω0, 通过积分环节得到电网的相位角θ0.
设输入的三相电压为
|
(1) |
式中:x=a, b, c时对应的ki=0, 1, 2;U为基波电压幅值; θ为电网电压相位角, 有
|
(2) |
结合图 1及式(1), 式(2), 得到dq坐标系下的电压分量为
|
(3) |
当锁相环系统稳定时, 有θ=θ0, 即ud0=U, uq0=0.当电网故障时, θ-θ0≠0, 无法实现准确锁相.令θi为故障情况下电网电压相位角, 则式(2)变形为
|
(4) |
式中, ωi(t), Δωi(t)分别表示故障条件下的角频率及角频率偏差值.
此时dq坐标系下的电压分量为
|
(5) |
结合式(1)~式(5), 得到QTI-PLL非线性结构模型[13], 如图 2所示.
|
图 2 QTI-PLL非线性模型 Fig.2 Nonlinear model of QT1-PLL |
当电网电压信号含有谐波分量时, 经Park变换后的dq分量可以表示为
|
(6) |
式中:Uh为h次谐波幅值; θh为h次谐波相位角.
由式(6)可知:当电网电压信号中含有谐波时, 会在锁相环的电网信号同步结果中产生震荡, 因此要对加入滤波器的dq轴电压分量进行滤波.其中最为常见的滤波方法为滑动平均滤波(moving average filter, MAF)法和延时信号消除(dealyed signal cancellation, DSC)法.文献[14]中介绍了有关MAF和DSC的原理.MAF的传递函数可以表示为
|
(7) |
式中Tω表示MAF的窗口时间长度.
将s=jω代入式(7), 并令hω=ωh(h为谐波次数, ω为基波角频率, ωf为h次谐波角频率), 可知
|
(8) |
|
(9) |
式中:k=±1, ±2, …; T为基波电压周期; Tω为窗口时间长度.
同理可得dq坐标系下h次谐波的DSC表达式和传递函数为
|
(10) |
|
(11) |
式中:k=0, ±1, ±2, …; n为延时系数.
结合式(9)与式(11)可得, 通过选取合适的窗口时间长度Tω和延时系数n可以实现指定谐波次数的消除.为了消除全谐波对锁相结果的干扰, 本文选取Tω=T/2, n=2组成级联滤波结构.当谐波含量较低时, 可以根据实际情况调整Tω和n的取值, 具有配置更加灵活的特点.级联滤波结构的幅值响应如图 3所示.
|
图 3 级联滤波器的幅频特性 Fig.3 Amplitude-frequency characteristics of cascaded filter |
由图 3可知, 级联滤波器对基波分量的幅值为1, 对全谐波呈衰减特性, 因此可以实现谐波消除的目的.但在频率偏移条件下的检测结果会受到影响, 在式(5)中, 令θn=θi-θ0=Δθi-Δθ0, 结合图 2可得
|
(12) |
式中:θn为相位误差; Δωi为角频率偏移量.
由式(12)可知:QT1-PLL可实现相位阶跃变化下的无差跟踪, 但当频率偏移时无法实现相位零稳态误差.通过增加比例增益k可以减小相位误差, 但k值过大会导致增加系统带宽, 从而影响对谐波抑制的能力[12].由式(8)与式(10)可知, 在频率偏移条件下级联滤波器的幅值和相位也会发生偏移, 这会造成基波正序电压分量幅值和相位的检测误差.
2.2 基于幅值相位补偿的级联滤波器锁相环式(12)反映了相位误差θn与比例增益k和基波电压幅值U有关.当锁相环系统稳定时有[13]
|
(13) |
联立式(11)与式(12)得
|
(14) |
由式(14)可知, 将滤波后的输出电压u'd, u' q进行反正切运算即可实现消除基波电压幅值U对相位误差的影响.
设频率偏移后的角频率ωi=ω0+Δωi, ω0为基波角频率, Δωi为角频率偏移量.由于dq坐标系相对于abc坐标系以额定角频率ω旋转, abc坐标系下的h次谐波对应于dq坐标系下的(h-1)次谐波.因此频率偏移条件下的级联滤波器的幅值为
|
(15) |
同理得到频率偏移条件下级联滤波器相位为
|
(16) |
频率偏移条件下级联滤波器的幅值与相位响应曲线如图 4所示.
|
图 4 频率偏移条件下滤波器幅值与相位响应 Fig.4 Filter amplitude and phase response under frequency offset conditions (a)-幅值; (b)-相位. |
由图 4可知, 当电网频率发生偏移时, 滤波器幅值与相位均发生改变, 这会影响电网信号同步结果的准确性, 因此需要在锁相环路中加入幅值与相位补偿, 以消除频率偏移带来的影响.
考虑到级联滤波结构产生较大延时会降低系统的动态性能, 利用文献[14]中增加补偿器的思想在锁相环路中串联相位超前补偿器以补偿系统延时.为实现较好的延时补偿效果, 本文选择双级联串联补偿结构, 其传递函数为[15]
|
(17) |
式中:α1, α2为补偿器增益; ω1, ω2为截止频率.按照文献[15]中的参数设计方法选择参数α1=α2=5.1 rad/s, ω1=125.14 rad/s, ω2=107.11 rad/s.
加入补偿后的级联滤波锁相环结构如图 5所示.
|
图 5 加入幅值与相位补偿的级联滤波锁相环结构 Fig.5 Cascade filter phase-locked loop structure with amplitude phase compensation |
由图 5可知, 锁相环输出相位θg为
|
(18) |
通过幅值和相位补偿G(Δωi)可以消除频率偏移的影响, 实现对基波正序电压幅值的准确检测.
2.3 系统小信号模型及参数选择基于上述分析建立锁相环的小信号模型如图 6所示.
|
图 6 锁相环小信号模型 Fig.6 Small signal model of PLL |
对应的开环传递函数为
|
(19) |
式中H(s)为级联滤波器的传递函数.
应用文献[11]中的一阶Pade近似方法将级联滤波器的延时环节做如下等效:
|
(20) |
式中T为基波电压周期, 取0.02 s.
将式(20)代入式(19), 得到近似的开环传递函数为
|
(21) |
结合图 6所示的小信号模型, 可以将相位误差传递函数写为
|
(22) |
相位和频率偏移时的Ge(s)的阶跃响应为
|
(23) |
式中, ΘeΔθ, ΘeΔω分别表示相位和频率的阶跃响应.
为了兼顾系统在频率相位偏移条件下的响应速度, 比例增益k和误差调节时间tset的关系曲线如图 7所示.
|
图 7 调节时间与比例增益k的关系曲线 Fig.7 Setting time as a function of k |
为了同时满足相位跳变和频率跳变时的调节时间最小, 选择两条曲线最低交点处对应的横坐标为k的取值.根据图 7, 选择k为70, 对应的调节时间为0.03 s.
考虑到系统的稳定性, 通常使开环传递函数的稳定裕度(phase margin, PM)保持在45°, 由式(21)可知, PM只和系统比例增益k有关, 做出PM与k的关系曲线如图 8所示.
|
图 8 相位裕度PM与比例增益k关系曲线 Fig.8 PM variations as a function of k |
由图 8可知, PM=45°时对应的k值为65, 综合考虑动态响应和稳定性, 选取k=70.代入式(21)得到系统开环传递函数的波特图, 如图 9所示.
|
图 9 系统开环传递函数波特图 Fig.9 Open-loop bode diagram of the system (a)-幅值; (b)-相位. |
由图 9可知, 系统相位裕度为43.8°时, 频率为7.1 Hz.级联滤波锁相环可以消除电网电压谐波分量及不对称故障对锁相结果的影响, 使其在频率偏移和相位跳变的情况下依然可以保证准确锁相.
3 仿真及实验分析在Matlab/Simulink环境下进行仿真, 锁相环的比例增益k=70, 三相电压幅值U=311 V, 对应的归一化幅值为1.0 pu, 仿真时间0.5 s, 采样频率10 kHz.将文献[7]中的MDSC-PLL和文献[8]中的CDSC-PLL加入到仿真中进行对比.
3.1 相位跳变仿真仿真条件设置:加入5, 7, 20, 25次谐波, 谐波分量的幅值为0.01 pu, A相混有0.03 pu的直流分量.0.1 s时电网电压发生+20°的相位跳变, 3种锁相环相位估计误差及电网频率估计值如图 10所示.
|
图 10 相位跳变时的仿真结果 Fig.10 Simulation results with phase steps (a)-频率; (b)-相位误差. |
由图 10可知:QT1-PLL经过0.03 s实现了系统稳定, 具有最短的调节时间, 同时具有最小的相位误差.而CDSC-PLL和MDSC-PLL具有较长的调节时间和较大的相位误差, 不能实现电网信号的快速同步.
3.2 频率跳变仿真仿真条件:谐波和直流分量的设置同3.1节.0.1 s时电网电压发生+4 Hz的频率跳变, 同时B相电压跌落50%.仿真结果如图 11所示.
|
图 11 频率跳变时的仿真结果 Fig.11 Simulation results with frequency steps (a)-频率; (b)-相位误差; (c)-幅值. |
由图 11可知:经过1.5个电网周期, QT1-PLL实现了对电网频率的准确估计, 同其他两种锁相环相比用时最短, 同时实现了最小的相位误差.在电网电压跌落时, QTI-PLL由于增加了幅值补偿和相位补偿, 可以消除滤波器幅值偏移对电网电压幅值相位检测的误差, B相电压跌落50%时, 检测到三相电网电压幅值为0.84 pU.另外两种锁相环由于滤波器幅值随频率偏移而减小的特点, 对电网幅值检测值偏小, 无法实现电网信号的准确同步.
3.3 实验及结果分析实验基于TMS320F28335的DSP展开, 利用DSP设计函数发生器来模拟电网电压信号.DSP的采样频率为10 kHz, 电网电压频率为50 Hz.图 12, 图 13为对应的实验结果.
|
图 12 相位阶跃时的实验结果 Fig.12 Experiment results under phase step (a)-相位误差; (b)-频率. |
|
图 13 频率跳变时的实验结果 Fig.13 Experiment results with frequency steps (a)-频率; (b)-相位误差; (c)-幅值. |
由图 12、图 13可知:实验结果与仿真结果基本一致, 进一步验证了本文方法在故障工况下进行电网信号同步时拥有更佳的滤波性能、更快的响应速度和更低的频率相位超调.
4 结论1) 本文提出了一种基于级联滤波锁相环的电网信号同步方法.在QT1-PLL中通过级联滤波实现全谐波的消除, 增加系统的滤波性能.同时在锁相环路内增加相位和幅值补偿环节来保证在电压不平衡、频率相位偏移条件下电网信号的准确同步.
2) 仿真和实验结果表明:本文方法具有更好的滤波能力、更快的响应速度、更低的频率相位超调和更准确的幅值检测结果, 从而验证了其正确性和有效性.
| [1] |
李子林, 傅闯, 汪娟娟, 等. 实现相位和频率检测解耦的快速锁相环[J]. 电力系统自动化, 2019, 43(5): 143-154. (Li Zi-lin, Fu Chuang, Wang Juan-juan, et al. A fast phase-locked loop for phase and frequency detection decoupling[J]. Automation of Electric Power Systems, 2019, 43(5): 143-154.) |
| [2] |
杜雄, 刘延东, 王国宁, 等. 采用正弦幅值积分器的单同步参考坐标系同步信号检测方法[J]. 电工技术学报, 2015, 30(8): 167-175. (Du Xiong, Liu Yan-dong, Wang Guo-ning, et al. Synchronous signal detection method for single synchronous reference coordinate system using sinusoidal amplitude integrator[J]. Transactions of China Electrotechnical Society, 2015, 30(8): 167-175.) |
| [3] |
Kaura V, Blasko V. Operation of a phase locked loop system under distorted utility conditions[J]. IEEE Transactions on Industry Applications, 1997, 33(1): 58-63. |
| [4] |
王佳浩, 潘欢, 纳春宁. 电网电压不平衡和谐波畸变下新型并网锁相环设计[J]. 电力系统保护与控制, 2019, 47(15): 108-115. (Wang Jia-hao, Pan Huan, Na Chun-ning. Design of a novel grid-connected phase-locked loop under voltage unbalance and harmonic distortion[J]. Power System Protection and Control, 2019, 47(15): 108-115.) |
| [5] |
Golestan S, Guerrero J M. Conventional synchronous reference frame phase-locked loop is an adaptive complex filter[J]. IEEE Transactions on Industrial Electronics, 2015, 62(3): 1679-1682. |
| [6] |
曾争, 杨家强. 一种频率自适应滑动平均滤波器的电网同步方法[J]. 浙江大学学报(工学版), 2014, 48(9): 1696-1703. (Zeng Zheng, Yang Jia-qiang. A grid synchronization method for frequency adaptive moving average filter[J]. Journal of Zhejiang University(Engineering), 2014, 48(9): 1696-1703.) |
| [7] |
Gude S, Chu C C. Three-phase PLLs by using frequency adaptive multiple delayed signal cancellation pre-filters under adverse grid conditions[J]. IEEE Transactions on Industry Applications, 2018, 54(4): 3832-3844. |
| [8] |
Xie M X, Yang Y, Wen H Q, et al. A method to improve the transient response of dq-frame cascaded delayed-signal-cancellation PLL[J]. Electric Power Systems Research, 2018, 155(2): 121-130. |
| [9] |
王国宁, 孙鹏菊, 杜雄, 等. 电网电压不对称时锁频环同步信号检测方法的动态性能[J]. 电工技术学报, 2015, 30(22): 163-171. (Wang Guo-ning, Sun Peng-ju, Du Xiong, et al. Dynamic performance of frequency-locked loop synchronization signal detection method under grid voltage asymmetry[J]. Transactions of China Electrotechnical Society, 2015, 30(22): 163-171.) |
| [10] |
Kulkarni A, John V. Design of a fast response time single-phase PLL with dc offset rejection capability[J]. Electric Power Systems Research, 2017, 145: 35-43. |
| [11] |
回楠木, 王大志, 李云路. 改进型DSC的并网锁相环直流偏移消除方法[J]. 东北大学学报(自然科学版), 2018, 39(11): 1526-1531. (Hui Nan-mu, Wang Da-zhi, Li Yun-lu. A method for eliminating dc offset of grid-connected phase-locked loop of improved DSC[J]. Journal of Northeastern University(Natural Science), 2018, 39(11): 1526-1531.) |
| [12] |
Golestan S, Freijedo F D, Vidal A, et al. A quasi-type-1 phase-locked loop structure[J]. IEEE Transactions on Power Electronics, 2014, 29(12): 6264-6270. |
| [13] |
Golestan S, Guerrero J, Vasquez J. Three-phase PLLs:a review of recent advances[J]. IEEE Transactions on Power Electronics, 2017, 32(3): 1894-1907. |
| [14] |
Huang Q, Kaushik R. An improved delayed signal cancellation PLL for fast grid synchronization under distorted and unbalanced grid condition[J]. IEEE Transactions on Industry Applications, 2017, 53(5): 4985-4997. |
| [15] |
Pena-Alzola R, Liserre M, Blaabjerg F, et al. Systematic design of the lead-lag network method for active damping in lcl-filter based three phase converters[J]. IEEE Transactions on Industrial Informatics, 2014, 10(1): 43-52. |